Chips DRAM de los 80: ¿uno por bit de ancho de bus de datos?

rwallace 08/21/2017. 5 answers, 2.583 views
memory performance

Tal como lo entiendo, en los años ochenta la forma típica de manejar la memoria era un chip RAM por bit de ancho de bus de datos. Supongamos que está construyendo una máquina de 16 bits y quiere darle 32K de RAM, puede hacerlo con 16kbit de chips de RAM, utilizando dieciséis de ellos. 128K podría igualmente hacerse usando chips de 64kbit, nuevamente dieciséis de ellos.

Sin embargo, si quiere 64K de RAM, esto solo se puede hacer utilizando ocho de los chips de 64kbit, y haciendo que cada chip entregue dos bits, uno tras otro, lo que provoca una desaceleración.

Entonces, si no quiere pagar ninguna penalización en velocidad de acceso, es 32K o 128K pero no entre medio. ¿Es esto correcto?

5 Comments
3 manassehkatz 07/30/2017
Como se señaló en la respuesta de @ pndc, la solución simple, y muy común, era usar conjuntos múltiples de chips más pequeños. Hay dos razones para esto: no pague por la memoria "desperdiciada" y los chips más nuevos de mayor densidad generalmente cuestan más al principio. Eso se equilibra con el espacio extra de la placa, se requieren tomas de corriente, soldadura, etc. En los días retro, los bienes inmuebles de la junta solían ser baratos y los nuevos chips eran muy caros hasta que alcanzaban altos niveles de producción. Eso sigue siendo cierto hoy en día: a menudo una máquina se envía con 2 o 4 DIMM más pequeños en lugar de 1 o 2 DIMM más grandes.
2 Ross Ridge 07/30/2017
También hubo chips DRAM más amplios disponibles durante los años 80. Por ejemplo, el Commodore 64 se envió originalmente con ocho chips de 64kx1 pero luego las revisiones usaron dos chips de 64kx4.
1 cat 07/31/2017
¿cómo es 16 bits de ancho bus * 16KiB por chip = 32KiB?
1 rwallace 07/31/2017
@JeffreyBosboom ¡No me sugiere eso! La intención es sugerir que cada chip envíe un bit a través del bus de datos a la vez. Si hay un título alternativo que otras personas encontrarían más claro, no tengo ningún problema con que alguien edite el título.
1 rwallace 07/31/2017
@cat 16 bits de bus ancho x 16kbit por chip = 32kbyte.

5 Answers


pndc 07/30/2017.

No.

En su hipotética máquina de 16 bits con 64 kB de RAM, podría simplemente implementar dos bancos 32 kB con dieciséis chips de 16 kib cada uno. Esto obviamente duplica la cantidad requerida de chips y espacio en la placa, lo que puede no ser rentable en comparación con el uso de los siguientes chips de mayor densidad y obtener el doble de memoria de forma gratuita.

Al menos existe un ejemplo del mundo real. El Amiga 500 se envía con 512 kg de RAM, y los primeros modelos lo implementan usando dieciséis chips de 256 kib. La expansión de memoria A501 contiene otros dieciséis chips de 256 kib, dando 1Mib en total.

1 comments
6 rwallace 07/30/2017
¡Buen punto! El Sinclair Spectrum 48K comenzó a implementarse con tres bancos de chips de 16kb, y en 1984, según tengo entendido, pasó a ser implementado con un banco de chips de 64kb, de los cuales un cuarto no se usó, lo que sugiere cuándo el punto de cruce de la efectividad del costo ocurriría.

Dan Mills 07/30/2017.

Hubo varias variaciones impulsadas en gran medida por el costo en cualquier momento particular.

Lo que es interesante es POR QUÉ los chips de 1 bit fueron populares, básicamente tu bus de dirección fue multiplexado usando las señales RAS y CAS, por lo que si la tecnología en ese momento hizo 64K un tamaño de chip deseable, podrías hacer 8 Address, RAS, CAS, 1 Datos, WR, RD, CE más potencia y tierra en algo así como un DIL de 16/18 pines y solo terminan con 1 señal por chip siendo únicos. Antes de que las PCB multicapa fueran baratas, esto importaba.

Compare con una matriz de 8, 8k * 8 partes (el mismo tamaño de memoria total), ahora tiene que ejecutar ese bus de datos de 8 bits para cada chip, más 7 bits de dirección, más las señales de control, además necesita un descodificador de dirección, así que estás mirando un chip de 24 pines, con mucho más enrutamiento en la PCB.

Eventualmente, las velocidades llegaron al punto en que la menor carga del bus hacía que los dispositivos más anchos fueran una mejor opción (especialmente porque NMOS tenía márgenes de ruido horribles), pero si observas un DIMM moderno, aún encontrarás muchas partes estrechas a menudo favorecidas.


John Turner 07/31/2017.

Encuentre a alguien con una colección de problemas antiguos de Computer Shopper, no hay mejor material de investigación para tales asuntos. No solo hay artículos que discuten los méritos de las diferentes computadoras y sus esquemas de memoria, hay anuncios promocionando los precios mes a mes, la velocidad y la capacidad de los procesadores de mercado directo, chips RAM y unidades de disco.

Algunos consejos:

- Las primeras RAM dinámicas eran multivendor, con un esquema de numeración de partes común (y pines DIP similares) a través de las generaciones de 4k a 256k.

- Los chips 4096 x 1, por ejemplo, fueron 4104, 16,384 x 1 chips fueron 4116, 65,536 x 1 chips fueron 4164, 262,144 x 1 fueron 41256.

- Una letra con un sufijo que a menudo se indica si era un paquete de epoxi (P para plástico) o de cerámica (C para cerámica).

- Las partes paralelas de 4 bits se denominaron "nybble-wide" o "nibble-wide" y se numeraron 4416 y 4464. El 4464P era el tipo más común utilizado en Apple // e desde 1986 en adelante, proporcionando 64kx4 con 120nsec RAS típico .

--El IBM tipo 1 original usaba los 4164C emparejados soldados en pilas superpuestas para llenar sus sockets DIP con RAM de "128 kbit", una disposición posible porque IBM personalizó estos RAM en sus plantas para adaptarse a un pinout de 256 kbit. Encontrándolos hoy es una búsqueda de Huevos de Pascua a través del banco de trabajo de Grampa, ya que a menudo fueron eliminados para dar paso a 41256 fichas y se escondieron en algún cajón DIP o en un cajón organizador sin marcar.

- Las piezas de 1 megabit fueron las últimas en operar con un suministro de 5 voltios, pero fueron partes internamente de 3.3 voltios

- Las piezas de 4 megabits comenzaron una transición mayorista hacia nuevas tecnologías como lógica de 3.3 voltios, pines JEDEC, montaje superficial SMT y módulos de memoria en línea individuales. Para entonces, la mayoría de las computadoras nuevas usaban memoria de palabra completa (16 bits).

1 comments
1 rackandboneman 07/31/2017
El tipo más antiguo de módulos SIMM / SIPP (30 pines, 8 bits) a menudo se construyó a partir de 8 o 9 (¡paridad!) Chips de 1 bit de ancho, a veces dos de 4 bits de ancho (con una paridad de 1 bit si se desea). ..

rackandboneman 07/31/2017.

Otra razón: los chips de 1 bit podían configurarse fácilmente como matrices de 8 o 9 bits de ancho utilizando solo un tipo de chip, el último en los casos en que se deseaba paridad de memoria (comprobación de errores). A veces, se usaba 4 + 4 + 1, pero se necesitaban dos tipos de chips con características de confiabilidad potencialmente diferentes (lo cual no es útil en un sistema de paridad).


Brian H 07/30/2017.

Era muy común en los sistemas de 1980 utilizar chips DRAM que generaban 4 bits. Variantes comunes fueron chips DRAM de 256 Kb. Accedidos como 64 K x 4 bits, y chips de 1 Mb accesibles como 256 K x 4 bits. Por lo tanto, un bus de datos de 16 bits podría requerir solo 4 chips DRAM para proporcionar 512 KB.

Las DRAM de 4 bits de ancho se usaron ampliamente porque redujeron el número de chips necesarios para un ancho de bus de datos determinado. 8 chips conectados a un bus de datos de 32 bits fue una configuración común a principios de la década de 1990. Además, versiones posteriores de la década de 1980 de 8 bits como Apple // e Platinum y Commodore C64c fueron capaces de reducir su huella de DRAM a solo 2 chips, reduciendo los costos de fabricación.

Related questions

Hot questions

Language

Popular Tags